Circuito topológico 1 . Contador binario de 0 a 15.
Observar el conteo binario ascendente en los ocho LED.
Realizar las conexiones necesarias para que el conteo binario sea descendente (de 2 5 5 a 0 ).
Diagrama topológico 3. Circuito que cuenta de 0 a 99 .
Con el desarmador modificar la resistencia del p reset y al mism o tiempo observar los exhibidores (display). Como las salidas Q0 Q1 Q2 Q3 , realizan su conteo binario de 0 a 1 5 y para un conteo decimal nada más se necesita de 0 a 9 ; entonces se le adapta una compuerta Y (AND) de 4 entradas al contador de tal forma que cuando se encuentre el conteo en 10b (1010) se ajusta la conexión con dos inversores para poder activar la compuerta Y y su salida se utiliza para activar a MR (reiniciación maestra) para llevar al contador a 0000 obteniendo un ciclo en el contador de 0 a 9.
Esta misma salida invertida incrementará el contador de las decenas (contador 2 ). Usando el 74LS192 el diseño se hubiera facilitado mucho. De esta mism a manera se obtiene el ciclo de 0 a 9 para las decenas, lo cual se observa en El diagrama esquemático siguiente.
visitar la siguiente pagina
http://es.wikipedia.org/wiki/Circuito_integrado_555
Circuito topológico 2 . Contador binario de 0 a 255
Realizar las conexiones necesarias para que el conteo binario sea descendente (de 2 5 5 a 0 ).
Diagrama topológico 3. Circuito que cuenta de 0 a 99 .
Esta misma salida invertida incrementará el contador de las decenas (contador 2 ). Usando el 74LS192 el diseño se hubiera facilitado mucho. De esta mism a manera se obtiene el ciclo de 0 a 9 para las decenas, lo cual se observa en El diagrama esquemático siguiente.
visitar la siguiente pagina
http://es.wikipedia.org/wiki/Circuito_integrado_555
No hay comentarios:
Publicar un comentario